カスタマーエンジニア(半導体製品の試作/量産開発製造) ※スタッフクラス~リーダクラス
600~1100万
ユナイテッド・セミコンダクター・ジャパン株式会社
三重県桑名市
600~1100万
ユナイテッド・セミコンダクター・ジャパン株式会社
三重県桑名市
半導体デバイス設計
半導体プロセス設計
半導体生産技術
(職務内容) ・半導体製造(試作/量産品開発製造)における顧客窓口業務とプロジェクト管理。 ・半導体開発製造ファウンドリー事業における顧客との品質、技術に関する窓口業務。 ・試作品導入から量産品質・技術対応に関し、担当顧客の第一窓口となり工場・関連部門との調整・コミュニケーションを行い、顧客または必要に応じ自社グループ海外拠点と英語によるコミュニケーションを行う。 ・営業活動は行わないが、同社の営業部門や国内各工場関連部門と協業し、品質・技術に関する顧客対応を行う専属チームの一員としてご活躍頂きます。 (業務詳細) ・海外顧客窓口担当(顧客アカウントの管理運営) ・主として三重工場を使用するファウンドリ顧客の開発・試作における顧客技術支援,ならびに開発/推進 ・ファウンドリビジネスにおけるテクノロジー開発計画・推進 ・ファウンドリビジネスにおける設計技術情報の提供・管理 ・技術、品質、歩留まりにかかわる顧客サポート ・顧客要求の工場へのフィードバック、実現 ・グローバルで同社グループ内(親会社)、部門間にまたがる顧客関連、プロジェクトの運営、調整業務 など (工場や事業の詳細について) ・日系大手電機メーカーの工場から2019年に台湾にある世界有数の半導体メーカーグループとなり、三重県桑名市にて半導体受託製造サービス(ファウンダリ)事業を展開する企業です。 ・同工場では日本国内最大級の300㎜ウェーハ Logic LSI工場を有し、約35,000枚/月のウェハーを製造しています。 【勤務地詳細】 ・三重県桑名市の同社三重工場(自家用車通勤可能)
【必須(MUST)】 ・半導体業界での半導体デバイス開発やインテグレーションなどのプロセス技術のご経験、ご専門のある方又は半導体IC物理設計・レイアウト設計/テープアウトに関連する業務経験のある方。 ・基礎レベルの英語力(目安:TOEIC500等)又は中国語力のある方。(※メールでの読み書き可能レベル) ※半導体ウェーハプロセス技術以外に、後工程での技術対応や回路設計職領域での顧客対応のご経験のある方もスキルを活かし活躍頂けるポジションです。 【歓迎(WANT)】 ・ビジネスレベルの英語力のある方。 ・中国語でのコミュニケーションが可能な方。 【求める人物像】 ・業務に積極的に関与し、与えられた業務に主体的に従事できる方。 ・半導体技術に対する知見と、新しい技術を習得する前向きな姿勢を持った方。
英語で簡単な会話が可能、英語で日常会話が可能、英語でビジネス会話が可能、英語でネイティブレベルで会話可能
高等専門学校、6年制大学、大学院(博士)、大学院(法科)、専門職大学、大学院(その他専門職)、大学院(修士)、4年制大学、大学院(MBA/MOT)
正社員
無
有 試用期間月数: 3ヶ月
600万円〜1,100万円
全額支給
07時間45分 休憩45分
08:15〜16:45 残業手当:1分単位で支給
有 コアタイム (10:00〜15:00)
有
有
126日 内訳:完全週休2日制、土曜 日曜 祝日
有給休暇:最大23日間
長期休暇(GW、年末年始)、夏季休暇は有給休暇使用により選択(10連休前後)
健康保険 厚生年金 雇用保険 労災保険
給与:月給制(29~51万円)、賞与年2回(6/12月) 昇給:年1回(4月)
当面無
三重県桑名市
敷地内禁煙(屋内喫煙可能場所あり)
三重県桑名市多度町御衣野2000番地(自動車通勤可能)
社員食堂・食事補助 従業員専用駐車場あり
無
手当:通勤手当(全額支給)、ファミリーアシスト手当(家族手当※条件有)、住宅手当(※条件有)、京浜地域手当(横浜本社勤務のみ)等 社会保険:健康保険、厚生年金、雇用保険、労災保険 福利厚生その他:カフェテリアプラン(選択型福利厚生制度)、企業年金(確定拠出年金制度)、財形貯蓄など
2名
2回〜2回
神奈川県横浜市神奈川区金港町3-1(コンカード横浜13階)
三重県桑名市多度町 御衣野2000
半導体製品の開発製造販売
非公開
最終更新日:
550~1260万
【組織のミッション】 配属先の組織は、三次元フラッシュメモリ「BiCS FLASH™」の次世代技術開発を担う専門チームです。高性能・高信頼性・低コストを実現するためのプロセスフローを構築し、競合他社を凌駕する技術力を追求しています。 製品の世代交代を技術面から支える中核的な役割を担っており、開発した技術がそのまま量産に展開されるため、会社全体の競争力に直結します。 特に、プロセスインテグレーションは複数の製造工程を統合し、製品としての完成度を左右するため、製品の性能・品質・コストを決定づける“要”のポジションです。 また、半導体業界全体が微細化や積層化の限界に挑む中で、当部門は次世代の技術的ブレイクスルーを生み出す最前線に位置しており、業界の進化を牽引する存在でもあります。 【お任せする業務】 次世代三次元フラッシュメモリの前工程におけるプロセスインテグレーション技術の開発をお任せします。 ※プロセスインテグレーションとは? 半導体製造では、成膜・リソグラフィ・エッチング・イオン注入など、数百にも及ぶ工程を経て製品が完成します。プロセスインテグレーションは、これらの工程を最適に組み合わせ、製品としての性能・品質・コストを最大化するための技術開発を担う重要な役割です。 まさに製品開発の“設計図”を描くポジションです。 【具体的な仕事内容】 ・次世代メモリ試作品の流品(試作ラインへの投入と評価)計画・実行 ・プロセスフローの構築と最適化(複数工程の連携設計) ・メモリ特性の評価および歩留まり改善活動 ・アサンプション(想定形状)検証と技術課題の抽出・解決 ・製造コスト削減に向けたプロセス改善提案・実行 ・関連部門(プロセス、デバイス、評価、製造など)との連携・調整
【必須要件】下記すべてに該当する方 ■材料・電気・物理・化学などの理工系バックグラウンドをお持ちの方 ■技術課題に対して論理的に考え、報告・提案したご経験をお持ちの方 ■モノづくりに関わったご経験をお持ちの方 ■英文の技術文書を読解・作成できる方 【歓迎要件】 □半導体デバイスやプロセスに関する専門知識をお持ちの方 □半導体プロセスインテグレーション開発のご経験をお持ちの方 □英語でのコミュニケーション能力をお持ちの方 【学歴】 大卒以上
-
550~1260万
【お任せする業務】 SSDを含む各種フラッシュメモリ製品のパッケージ開発および製品立ち上げに関する業務を担当いただきます。 具体的には、組立工程におけるプロセス条件の設計・検証、材料仕様の選定・評価、装置仕様の策定・導入などを通じて、製品の品質・信頼性・生産性・コストの最適化を図ります。 また、製品仕様に応じた技術要素の統合(インテグレーション)を行い、開発から量産までの技術的な橋渡し役として活躍いただきます。 【具体的な仕事内容】 ■プロセス・材料・装置開発 ・プロセス開発 └各組立工程におけるプロセス条件の立ち上げおよびマージン検証 └海外生産拠点への技術指導および技術移管支援 ・材料開発 └材料仕様の策定および組立性評価計画の立案・実行 └材料メーカーとの技術交渉・仕様調整 ・装置開発 └装置仕様の策定および装置メーカーとの協業による立ち上げ └稼働率・Index(工程指標)・作業性等に関する改善提案と実行 ■パッケージ開発インテグレーション ・パッケージ組立に必要なプロセス・材料の選定と技術的難易度の評価 ・試作を通じたプロセス・材料の技術成熟度および課題の抽出 ・中長期的に必要となるプロセス・材料の技術課題の先行抽出・評価 ・海外生産拠点への開発指示、進捗管理、技術移管の状況評価
【必須要件】下記いずれかに該当する方 ■半導体製品に関するプロセス/材料/装置のいずれかの開発経験をお持ちの方 ■上記経験が浅い場合でも、技術課題に対する論理的思考力と、開発業務への高い意欲・学習姿勢をお持ちの方 【歓迎要件】 □TOEIC600点以上または業務での英語使用経験をお持ちの方(海外拠点との技術連携があるため) □Python等を用いた業務効率化・データ分析の経験をお持ちの方 □半導体パッケージ技術に関連する経験をお持ちの方 【学歴】 高専卒以上
-
550~1260万
【お任せする業務】 次世代フラッシュメモリの開発部署において、製品に求められるデバイス構造や回路パターン仕様を標準化し、レイアウトルールやプロセス設計ルールを構築します。競争力のあるフラッシュメモリ製品を生み出す最適なルールとするため、計画する製品のアーキテクチャ、プロセス、レイアウト設計や品質に関する情報を集めて多角的に検討し、複数の部門の間に立って要望と制約を整理し、整合点を決定します。ルールは製品設計の基礎になり、製品の歩留や品質に直結します。 【具体的な仕事内容】 ■加工形状や仕上がり形状、電気特性のデータ等を基にしたレイアウト成立性の計算、および計算精度向上の検討 ■前項に基づいた次世代製品の製品構造やレイアウト検討、レイアウトのルール構築 ■デバイスの電気特性・信頼性評価、データ解析 ■製品開発関連部門との議論・整合 複数の部門と連携しながら業務を進めることで、チーム全体の成果を上げるやりがいのある仕事です。
【必須要件】 ・半導体関連分野での実務経験(3年以上) (例:プロセスインテグレーション、デバイス開発・評価、レイアウト設計、製品開発など) ・他部門(プロセス、設計、品質等)との技術的な調整・合意形成の実務経験 ・英語の技術文書(仕様書・国際学会論文等)の読解、およびメールやチャットでのテキストコミュニケーションができる方 【歓迎要件】 ・NANDフラッシュメモリなど、半導体ストレージ製品の開発経験 ・設計ルール(デザインルール/DRC)の構築・策定、またはDRC/LVS等のEDAツールを用いた実務経験 ・TCAD等のシミュレーションツール、またはBIツールを用いたデータ解析の経験 ・Python等を用いたデータ集計・解析、またはスクリプト作成の実務経験 ・海外拠点や社外パートナーと英語での技術討論や交渉ができるコミュニケーション能力 【学歴】 大卒以上
-
550~1260万
【組織のミッション】 私たちの組織は世界No.1の品質、コスト力、そしてデリバリー体制を目指しています。最先端製品の「歩留まり維持・改善」を通じて、キオクシアの収益力最大化に貢献します。 数千億円規模の設備が並ぶ巨大ラインにおいて、各工程の主張を調整し、製品の完成度とコスト競争力を最大化させることがミッションです。理論上の設計を「量産可能な現実」へと落とし込む、この工場において欠かせない意思決定機関です。 【お任せする業務】 フラッシュメモリ製品(現行品・次世代品)の歩留まり向上を目指し、 製造前工程におけるプロセスインテグレーションをお任せします。 個別の工程(点)を繋ぎ、一つの製造フロー(線)として最適化する役割をお任せします。 【具体的な仕事内容】 ■歩留まり真因の特定(ロジック構築): 分析結果に基づき「どの工程とどの工程の組み合わせが不良を生んでいるか」の仮説を立て、不良モデルを構築します。 ■プロセス改善の全体指揮: 関連するプロセスチーム(成膜、リソグラフィ、エッチング等)へ改善指示を出し、評価試験の優先順位を決定します。 ■部門間連携のファシリテーション: 歩留まり分析、不良解析、欠陥検査の各チームと密に連携。解析結果を具体的な「製造条件の変更」へと翻訳し、実行に移します。
【必須要件】(製品、業界不問) ■技術的なプロセス・開発業務または改善業務を牽引したご経験 (3年以上) 【学歴】 大学・大学院
-
550~1260万
【採用背景】 AI需要増加を背景にメモリ製品の高機能化と製品数増加が見込まれています。 これからのKIOXIAの事業成長にむけて、高性能と高信頼性かつ低コストな半導体パッケージの開発力を強化する為の人材を募集します。 【組織のミッション】 メモリパッケージ開発に於いて、パッケージ設計・新規プロセス技術開発・要素技術開発・開発インフラ整備を担当している部門。 その中でメモリパッケージ開発第一担当はデザインルール、プロセス開発のインテグレーションとして開発全体のとりまとめを行い、他部門と連携して最適化を行い高性能・高信頼性のパッケージ開発を進めています。 【お任せする業務】 新規メモリパッケージに対する組立プロセス・デザインおよび材料の検討と各種評価のとりまとめ業務 【具体的な仕事内容】 ・新規のメモリ製品に対しパッケージを組立てる際のリスクを検討し、各リスク項目に対しての検証をプロセス担当と協力しながら進め、最適化を行い高性能かつ高信頼性なメモリ製品を提供する。 ・パッケージ組立の際に生じる課題に対して、プロセス担当と協力しながら発生モデルを明確にし、対策を行い量産での高品質維持に貢献する
【必須要件】業界問わず下記いずれかをお持ちの方 ■半導体パッケージの開発業務に興味があり、コミュニケーション力高く業務遂行いただける方 ■商品企画・設計・技術・製造などの実務経験がある方 【歓迎要件】 □Phython等のプログラミング技術 □英語力 【学歴】 高専卒以上
-
550~1260万
【組織のミッション】 配属先の組織は、三次元フラッシュメモリ「BiCS FLASH™」の次世代技術開発を担う専門チームです。 高性能・高信頼性・低コストを実現するためのプロセスフローを構築し、競合他社を凌駕する技術力を追求しています。 製品の世代交代を技術面から支える中核的な役割を担っており、開発した技術がそのまま量産に展開されるため、会社全体の競争力に直結します。 特に、プロセスインテグレーションは複数の製造工程を統合し、製品としての完成度を左右するため、製品の性能・品質・コストを決定づける“要”のポジションです。 また、半導体業界全体が微細化や積層化の限界に挑む中で、当部門は次世代の技術的ブレイクスルーを生み出す最前線に位置しており、業界の進化を牽引する存在でもあります。 【お任せする業務】 次世代三次元フラッシュメモリの前工程におけるプロセスインテグレーション技術の開発をお任せします。 ※プロセスインテグレーションとは? 半導体製造では、成膜・リソグラフィ・エッチング・イオン注入など、数百にも及ぶ工程を経て製品が完成します。プロセスインテグレーションは、これらの工程を最適に組み合わせ、製品としての性能・品質・コストを最大化するための技術開発を担う重要な役割です。 まさに製品開発の“設計図”を描くポジションです。 【具体的な仕事内容】 ・次世代メモリ試作品の流品(試作ラインへの投入と評価)計画・実行 ・プロセスフローの構築と最適化(複数工程の連携設計) ・メモリ特性の評価および歩留まり改善活動 ・アサンプション(想定形状)検証と技術課題の抽出・解決 ・製造コスト削減に向けたプロセス改善提案・実行 ・関連部門(プロセス、デバイス、評価、製造など)との連携・調整
【必須要件】下記すべてに該当する方 ■材料・電気・物理・化学などの理工系バックグラウンドをお持ちの方 ■技術課題に対して論理的に考え、報告・提案したご経験をお持ちの方 ■モノづくりに関わったご経験をお持ちの方 ■英文の技術文書を読解・作成できる方 【歓迎要件】 □半導体デバイスやプロセスに関する専門知識をお持ちの方 □半導体プロセスインテグレーション開発のご経験をお持ちの方 □英語でのコミュニケーション能力をお持ちの方 【学歴】 大卒以上
-
550~1260万
【組織のミッション】 配属先予定となる部門は、次世代半導体デバイスに必要な新規プロセス技術の開発を担う、高い専門性を持った技術者集団です。 メモリ製品はコスト競争力も重要であり、私たちのミッションは、高性能なプロセスはもちろんのこと、コストを意識して生産性の高いプロセス(材料使用量の削減など)を構築することにあります。 開発は数世代分にわたって実施され、Seeds技術の発掘から量産に耐えうる技術確立まで、事業戦略の根幹を担います。 【お任せする業務】 次世代3Dフラッシュメモリへ適用する新規の製造プロセス技術の開発を、経験に応じて主担当またはメンターのもとで推進いただきます。 (ここで扱う製造プロセスは、「ユニットプロセス」と呼ばれ、具体的にはパターンを形成するリソグラフィー、膜を削るドライエッチング、膜付けを行うCVDなど、半導体を作るための個別の工程単位を指します。) 【具体的な仕事内容】 次世代製品の技術開発に必要なプロセスを、新規技術の検討から量産化まで経験・適性に応じて担当します。 ■ 技術の要件定義と検討: 新規デバイスが要求するプロセス性能に基づき、必要な要素技術を検討・定義します。 ■ 開発戦略の推進と検証: 設備・材料メーカーと連携し、必要な性能達成のための技術開発を推進します。現有設備で実現できない要求に対しては、不足する能力を明確にします。 ■ 開発モデルの立案と確立: 発生しうる課題に対し、課題発生のモデルを立案し、検証を通じて原因を絞り込み、新規プロセスを確立します。 ■ 量産化に向けた最終調整: 開発技術を量産技術へとブラッシュアップするため、プロセス改善、歩留改善、生産性改善、設備稼働改善を推進します。 ■ 投資・コスト最適化: デバイスの世代交代に伴う無駄のない投資/設備選定や、将来性・コストを考慮した材料開発/導入評価、コスト削減策(間材/修理費用の削減など)を模索します。
【必須要件】下記どちらも該当する方 ■理工系バックグラウンド(材料・電気・物理・化学など)をお持ちの方 ■技術的な課題に対して論理的に考え、報告・提案した経験をお持ちの方 【歓迎要件】 □半導体メーカー、装置メーカー、または材料メーカーでのプロセス開発、設備技術、または製造技術の実務経験を3年以上お持ちの方 □半導体前工程におけるユニットプロセス(リソ、CVD、Dry Etchなど)に関する専門的な知識をお持ちの方 □設備選定、材料導入評価、またはコスト削減に関する業務経験をお持ちの方 □複数の部門や社外メーカーと連携・交渉した経験をお持ちの方 □半導体デバイス、装置、材料メーカーに関する基礎的な知見をお持ちの方 【学歴】 大卒以上
-
550~1260万
■世界最大級の工場から得られる膨大なデータを活用した歩留まり分析や、量産プロセスの改善・安定化に携わっていただきます。分析力や論理的思考力を活かし、技術課題の解決に貢献することがミッションです。 1プロセス改善: 歩留まりや検査等のビッグデータを分析しプロセス課題を抽出。 2課題解決: 不良原因を究明し、条件最適化や品質向上に向けた改善策を実施。 3プロセスインテグレーション: デバイス特性や生産性等のバランスを取り量産条件を最適化。 チーム全体で成果を上げるやりがいのある仕事です。
【必須】■理工学系の卒論発表経験又は、同等の論理的思考、実験・分析の経験 ■新しい技術分野に積極的に挑戦し、大規模な「ものづくり」に貢献したい意欲をお持ちの方 【魅力】研究室で培った論理的思考力を活かし、世界最大級の半導体工場で技術者として成長しませんか? ■データ活用と最速での技術習得: 膨大な生きたデータの分析から現場の条件変更まで、プロセス改善を一貫して経験。メンターの指導で最先端技術を習得できます。 ■未経験から挑むチーム協働: 多様な専門家と協力し歩留改善に挑戦。現場で切磋琢磨し、普遍的な問題解決能力とキャリア基盤を確立できます。
メモリ及び関連製品の開発・製造・販売事業及びその関連事業
550~1260万
メモリ製品の後工程における、製造装置・検査装置の管理、検査、改善、および多段積層技術(ウェーハ裏面研削/チップ積層/ワイヤ接続工程)のプロセス改善、新規装置立ち上げ、品質管理などをお任せします。 【詳細】■現状分析と課題抽出(製造現場やデータに基づき、多段積層工程の歩留まりや品質における課題を特定) ■新規プロセスの確立と導入(新規装置の立ち上げ評価、データ測定、動作確認をサポートし、プロセス確立に必要な基礎データを収集) ■工程改善と品質向上(製造技術を主導し、歩留まり向上や改善策を立案、検査装置の立ち上げ、製品特性評価に必要な管理項目や管理方法の改善) ■グローバルな技術展開
【必須】(担当者クラス) ■製造業における、製造技術、プロセス開発、生産技術、品質管理、装置開発、または有機材料 の研究や品質評価の経験(目安:5年以内) 【キャリアパス】スキルレベルに応じたプロジェクトに参画いただき、OJTや専門教育を通じて技術力を磨いていただきます。将来的には、国内外の製造技術を統括するマネジメント職や、多段積層技術のスペシャリストなど、志向に合わせたキャリア形成が可能です。上記は参考例であり、他部門や海外拠点への異動・昇格など、キャリアの幅を広げる機会など様々な選択肢がございます。
メモリ及び関連製品の開発・製造・販売事業及びその関連事業
550~1260万
メモリ製品の後工程における、製造装置・検査装置の管理、検査、改善、および多段積層技術(ウェーハ裏面研削/チップ積層/ワイヤ接続工程)のプロセス改善、新規装置立ち上げ、品質管理などをお任せします。 【詳細】■現状分析と課題抽出(製造現場やデータに基づき、多段積層工程の歩留まりや品質における課題を特定) ■新規プロセスの確立と導入(新規装置の立ち上げ評価、データ測定、動作確認をサポートし、プロセス確立に必要な基礎データを収集) ■工程改善と品質向上(製造技術を主導し、歩留まり向上や改善策を立案、検査装置の立ち上げ、製品特性評価に必要な管理項目や管理方法の改善) ■グローバルな技術展開
【必須】(リーダークラス) ■半導体製造工程における製造技術またはプロセス開発の経験■海外製造委託先やベンダーとの技術交渉、技術支援など、グローバルな連携経験 【組織のミッション】 半導体製造の前工程で完成したウエハーを最終的に顧客要求の製品パッケージに加工し、製品特性評価(テスト)を行い、最終製品を倉入出荷することがミッションです。後工程製造技術の強化と量産トラブルの未然防止を目的とし、後工程製造拠点の製造管理(技術・工程/装置能力・加工点・品質等)を一貫して監視・管理しています。
メモリ及び関連製品の開発・製造・販売事業及びその関連事業