【東京23区内/千代田区】シリコンインターポーザの設計業務
700~950万
株式会社メイテック
東京都千代田区
700~950万
株式会社メイテック
東京都千代田区
レイアウト設計/配線設計
2nm世代の2.5D実装技術で重要となるシリコンインターポーザの設計業務で、<1>シリコンインターポーザの設計検討(概要仕様)、<2>CAD設計ルール(デクノロジー、ライブラリー)の検討・設定、<3>ライブラリー作成、 <4>レイアウト設計(配置・配線)、物理検証(DRC, LVS/LVS)などを行います。
【必須】 ■Cadence Virtuosoによる設計経験■TEG設計■英語の技術ドキュメント理解(翻訳ソフト併用可) 【メイテックには自己成長を促す仕組みがあります】受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補い、自らの市場価値を上げることが可能です。
英語初級
高校、専修、短大、高専、大学、大学院
正社員(期間の定め: 無)
更新:無
有 3ヶ月(試用期間中の勤務条件:変更無)
700万円~950万円 月給制 月給 261,100円~ 月給¥261,100~ 基本給¥261,100~を含む/月
会社規定に基づき支給
(例1)733万円 入社18年目(月給47万+賞与+残業代(月20時間想定))
08時間00分 休憩60分
有 コアタイム 無 (コアタイム:無)
有
有 残業時間に応じて別途支給
年間124日 内訳:完全週休二日制、土曜 日曜 祝日
入社半年経過時点12日 最高付与日数20日 平均有給取得数14.20日/年(2024年度実績)
雇用保険 健康保険 労災保険 厚生年金
【当社の魅力】 《上流特化》開発などプロのエンジニアしか携われない上流工程に強みあり!業界内平均技術単価3,700円に対し 、当社は技術力の高さから5,881円と圧倒的1位を誇ります!また自らのエンジニアとしての市場価値(適正対価)を獲得するために、成果を担当営業と協力してまとめ、営業がお客様と対価改定の交渉も行います。 《役職定年なし》技術力に応じた給与制度となっている為、ご経験とスキルを積むほど昇給していきます!400 名以上のエンジニアが定年到達後も活躍しています! 《圧倒的働きやすさ》離職率6.0%、平均有給消化14.20日、年休124日、平均残業20h ※業務の変更の範囲:当社の定める業務。詳細は就業条件明示書に記載。 ※配属の変更の範囲:当社における各部署及び各拠点等、当社の定める場所。詳細は就業条件明示書に記載。
配属地に関してはご希望を最大限考慮いたしますが、 全国の案件配属の可能性がございます。
当面無
東京都千代田区
本社は敷地内禁煙(屋内喫煙可能場所あり)だが、顧客先により異なる
他 栃木/茨城/群馬/千葉/東京等に多数案件有。配属地に関してはご希望を最大限考慮いたしますが、全国の案件配属の可能性有
在宅勤務(一部従業員利用可) リモートワーク可(一部従業員利用可) 時短制度(全従業員利用可) 自転車通勤可(一部従業員利用可) 服装自由(一部従業員利用可) 出産・育児支援制度(全従業員利用可) 資格取得支援制度(全従業員利用可) 研修支援制度(全従業員利用可) 社員食堂・食事補助(一部従業員利用可) 従業員専用駐車場あり(一部従業員利用可)
有 ・借り上げ社宅有 ・引越し費用支給有
有
通勤手当、地域手当、超過勤務手当、子供手当、単身赴任手当、帰省手当 他
【休日・休暇】完全週休2日制(土曜・日曜・祝日休み)、GW、夏季休暇、年末年始、年次有給休暇、特別休 暇、積立休暇、リフレッシュ休暇、育児休業、介護休業 他 【教育・自己啓発関連】資格取得奨励金、通信研修補助金 他 【メイテック健康保険組合】各種付加給付(医療費自己負担2万円迄 等)、人間ドック受診補助 他 【財産形成関連】社員持株制度(奨励金5%付加)、財形貯蓄奨励金制度(奨励金1~5%付加) 他 【その他】業務災害付加給付、慶弔見舞金、遺族補償制度(育英年金等) 福利厚生サービス「ベネフィット・ワン ベネフィット・ステーション」 団体扱い保険制度、住宅利子補給制度、財形住宅融資制度、慶弔見舞金制度 【手当】 家族手当:子1人につき手当13,300円 地域手当(独身)13,300~28,500円 (配偶者有)20,000円~42,900円 単身赴任手当:有配偶者は80,000円/月、同同居の扶養家族を有する独身者には40,000円/月
1名
2回
筆記試験:無 ※応募者個人情報の第三者提供有り <提供目的> メイテックグループでは、グループ合同採用を行っており、個人情報は応募時に両社に展開され、双方の可能性を考慮しながら選考が進みます。予めご了承の程を宜しくお願いします。 <提供先> (株)メイテックフィルダーズ
■1974年『好きな人と好きなところで好きなものを作りたい』という思想のもと設立■圧倒的技術力でハイエンド領域獲得■上場/業界リーディングカンパニー■約7,000名が大手優良メーカーで設計開発に携わるプロエンジニア集団
★設計開発のコア業務に携わることが可能。<案件事例>自動車、自動車関連部品、二輪車、航空機、宇宙関連(ロケット)、産業機械・工作機械 ・ロボット・カメラ・家電、半導体、医療機、AI、ロボット【安定した経営基盤のもと、安心して生涯働き続けられます】■約98%の稼働率(2023年度平均)コロナ渦でも9割以上のエンジニアがお客様との契約を継続しております。また、プロジェクトに参加していない期間も基本給の削減は一切ありません。■60歳以降の雇用延長制度あり。希望があれば定年以降もエンジニアとして活躍し続けられます。評価制度は変わらないため給与は下がらず、生涯年収を上げていくことが可能です。■リーマンショック時もリストラなし■トップエンジニア集団である当社の平均技術単価は業界平均の1.4倍。豊富なハイエンド案件と高待遇が可能な評価制度を用意しており、生涯プロエンジニアとして活躍できる環境があります。
〒110-0005 東京都台東区上野1丁目1-10オリックス上野1丁目ビル
東京/名古屋/大阪/福岡など、全国42拠点
エンジニアリングソリューション事業(機械設計、電気・電子設計、ソフトウェア開発、ケミカルエンジニアリング、解析・評価)
(株)メイテックフィルダーズ、(株)メイテックキャスト、(株)メイテックEX、(株)メイテックネクスト、(株)メイテックグループホールディングス他
非公開
株式会社メイテックグループ ホールディングス 100.0%
| 決算期 | 売上高 | 経常利益 | |
|---|---|---|---|
| 前々期 | 2024年03月 | 88,653百万円 | 15,066百万円 |
| 前期 | 2025年03月 | 92,486百万円 | 14,614百万円 |
| 今期予測 | - | - | - |
| 将来予測 | - | - | - |
※単体決算
最終更新日:
450~650万
高速インターフェイス、センサー、パワーデバイスなど各種LSIのアナログレイアウト設計・マニュアルレイアウト設計をお任せします。※ASICターンキーやアナログIPなどの自社プロジェクトの実績あり。 【主要設備】 ■EDAツール:Virtuso-XL、Custom Compiler、Calibre
【必須】LSIのアナログレイアウト・マニュアルレイアウト設計の実務経験をお持ちの方【求める人物像】設計エンジニアであることにこだわりたい方/仕様設計から携わる仕事がしたい方/幅広く技術を磨いていきたい方 【当社で働く魅力】■大手有名メーカーとの受託開発・共同開発で幅広いスキルと経験を積むことが可能■当社の製品・設計技術は、AIデータセンター・スマホ・自動車・PCなど様々な製品を支えています■設計に特化している為、設計職として長期的なキャリアの形成が可能■テレワーク勤務を積極的に行っておりますので、ワークライフバランスの実現が可能です。テレワーク率70%(週2回出社などのハイブリッド型勤務が中心です)
■製品開発事業: 産業用カメラ、画像処理システム ■マイクロエレクトロニクス事業:LSI設計開発(アナログ・デジタル)、IPライセンス販売 ■電子システム事業:半導体信頼性試験装置、車載テストシステム
413~700万
ものづくりを支える技術者集団の一員として、入社後は様々な受託開発プロジェクトに電気電子設計エンジニアとして従事いただきます。 【産業用機器回路設計開発】 紙幣入金機、車速計、シリアル通信中継器、音声合成ボード 要件定義や仕様策定の上流工程から一貫して参画。培った技術経験を活かし、顧客のビジネスパートナーとしてアイディア出しや改善提案から開発を牽引します。
【必須】■各種装置のPLCを用いた制御設計、もしくは制御盤設計経験3年以上 【尚可】■何らかのPJでリーダー経験がある方■教育や育成に携わった経験がある方 【希望に寄り添うフォロー】 大手他社のように数字や頭数として扱うのではなく、一人のエンジニアとして向き合います。強制配属や放置に悩んできた方に向け、案件や勤務地の希望、今後のキャリアプランまで専任の担当者が徹底的に寄り添って決定。「エンジニアのための会社」として、次の成長を支える手厚い体制が強みです。
・機械類の設計 ・開発・電子機器類の設計 ・開発・電子計算機に関するソフトウエアの開発及び販売 ・電子計算機及び周辺機器の管理ならびに販売
450~650万
IP設計/ASIC設計/FPGA設計などの、デジタル回路設計を担当。自社IP開発、大手有名メーカーとの共同開発、大手メーカーからの受託開発をお任せします。 ■IPライセンスについて:Soc/ASIC開発で培った画像処理・高速インターフェース等の技術をベースに、静止画CODEC、MIPI規格準拠のIPを自社IPとしてプロセッサベンダなどにライセンスしています。 ■設計実績:静止画像 圧縮/伸長 (JPEG)・画像センシング (動体検知、色検知)・映像信号処理 (LCD、TV)・T-CON・各種スケーラー・画像輪郭強調・球面補正・画像フィルタ、ノイズリダクション・歪み補正
【必須】●論理回路設計・検証/画像処理IP(ハードウェア)開発のご経験をお持ちの方【求める人物像】設計エンジニアであることにこだわりたい方/仕様設計から携わる仕事がしたい方/幅広く技術を磨いていきたい方 /2~4名のプロジェクトを組むことが多いため、チームプレーを重んじる方 ■各種インターフェース他:MIPI(CSI2, DSI)・eDP・V-by-One ・PCI/PCI Express・LVDS・I2C、SPI・AMBA (AHB、AXI) ・イーサ、ギガビットイーサ I/F・SDホストコントローラ ・モーションコントローラ・メモリコントローラ ・誤り訂正・PCカードコントローラ
■製品開発事業: 産業用カメラ、画像処理システム ■マイクロエレクトロニクス事業:LSI設計開発(アナログ・デジタル)、IPライセンス販売 ■電子システム事業:半導体信頼性試験装置、車載テストシステム
450~650万
電源・イメージセンサー・モータードライバー・高速インターフェイス等のアナログ回路設計及びマニュアルレイアウト設計をお任せします。※ASICターンキーやアナログIPなどの自社プロジェクトの実績あり。 【主要設備】 ■回路設計:Cadence (Composer、Spectre、maestro、assembler)、Synopsys(HSPICE、CustomSim) ■レイアウト設計:Virtuso-XL、Custom Compiler、Calibre ■LSI評価:半導体パラメーターアナライザ、ネットワークアナライザ、スぺクトラムアナライザ、デジタルオシロスコープ、データジェネレータ、サーモストリマー、恒温槽
【必須】アナログ回路設計またはマニュアルレイアウト設計の実務経験をお持ちの方【求める人物像】設計エンジニアであることにこだわりたい方/仕様設計から携わる仕事がしたい方/幅広く技術を磨いていきたい方 【当社で働く魅力】■大手有名メーカーとの受託開発・共同開発で幅広いスキルと経験を積むことが可能。■当社の製品は私たちの日常生活に欠かせない、スマホ・タブレット自動車・家電・PCなど様々な製品を支えています。■設計に特化している為、設計職として長期的なキャリアの形成が可能です。■テレワーク勤務を積極的に行っておりますので、ワークライフバランスの実現が可能です。テレワーク率70%(ハイブリッド型勤務)
■製品開発事業: 産業用カメラ、画像処理システム ■マイクロエレクトロニクス事業:LSI設計開発(アナログ・デジタル)、IPライセンス販売 ■電子システム事業:半導体信頼性試験装置、車載テストシステム
400~550万
電源・イメージセンサー・モータードライバー・高速インターフェイス等のアナログ回路設計及びマニュアルレイアウト設計をお任せします。※ASICターンキーやアナログIPなどの自社プロジェクトの実績あり。 【主要設備】 ■回路設計:Cadence (Composer、Spectre、maestro、assembler)、Synopsys(HSPICE、CustomSim) ■レイアウト設計:Virtuso-XL、Custom Compiler、Calibre ■LSI評価:半導体パラメーターアナライザ、ネットワークアナライザ、スぺクトラムアナライザ、デジタルオシロスコープ、データジェネレータ、サーモストリマー、恒温槽
【必須】LSI・電子回路の基礎知識をお持ちの方(学生時代のゼミでの専攻など)【求める人物像】■2~4名のプロジェクトを組むことが多いため、チームプレーを重んじる人材を求めています。 【当社で働く魅力】■大手有名メーカーとの受託開発・共同開発で幅広いスキルと経験を積むことが可能。■当社の製品は私たちの日常生活に欠かせない、スマホ・タブレット自動車・家電・PCなど様々な製品を支えています。■設計に特化している為、設計職として長期的なキャリアの形成が可能です。■テレワーク勤務を積極的に行っておりますので、ワークライフバランスの実現が可能です。テレワーク率70%(ハイブリッド型勤務)
■製品開発事業: 産業用カメラ、画像処理システム ■マイクロエレクトロニクス事業:LSI設計開発(アナログ・デジタル)、IPライセンス販売 ■電子システム事業:半導体信頼性試験装置、車載テストシステム
450~600万
鉄道・変電設備、各種配電盤やスイッチギヤの基本設計から配線設計業務に携わっていただきます。仕様打ち合わせ、基本・詳細設計(CAD使用)、評価、検査まで幅広くご経験・スキルに合わせてご担当頂きます。 【案件期間】基本的には長期的にプロジェクトメンバーとして携わって頂くことを想定しています。 【働く環境】 ■顧客と直接取引を行っている為スムーズなコミュニケーションが可能。希望を伝えやすく、良好な関係を築いています。 ■入社後、慣れるまでのフォローや教育は当社の社員だけではなく、顧客の社員の方も対応頂いています。顧客先の研修も参加することもできます。
【必須】■電気回路の基礎知識 【歓迎】■理系学部学科卒業の方 ■製造業に携わっている方 【当社について】◎営業と月1で面談を実施。悩み事やキャリアプランの相談を通じて、より良い環境を提供。 ◎東芝G/NECG他、大手メーカーとの取引多数◎年間休日131日/月残業平均10.5時間/平均有給休暇取得日数13.4日/平均勤続年数10年/入社初年度から有給休暇17日付与。
■Webアプリケーション開発■システム受託開発■ソフトウェア設計■モバイルアプリケーション受託開発■ハードウェア設計/製造■システム検証サービス■システム構築保守運用サービス■前項に関連する事業全般
500~700万
主に半導体メーカー様からの依頼を受け仕様書、回路図を基に、微細プロセスから高耐圧プロセスなどの幅広いアナログレイアウト設計をご担当頂きます。 【詳細】半導体メーカー様等からの依頼を受け、仕様書に基づき設計を行います。 ■アナログレイアウトチームリーダーとしてのマネジメント全般 ■CIS/車載製品に搭載のアナログレイアウト設計 ■高品質・高精度・高集積度なアナログレイアウトの提案 ■客先との仕様及びレビューを含めた打ち合わせと報告書の作成
【必須】■アナログレイアウト設計経験(5年以上) 【歓迎】■プロジェクトマネージャー経験 ■専門文書を読解できる英語力 【当社に関して】 ■年間休日:123日(昨年度実績) ■在宅勤務推奨/フレックスタイム制度 ■「ハタラクエール2026」、「くるみん」取得 ■有休消化率:91.5% ■平均年齢:44.4歳 ■平均勤続年数:18.2年
■半導体/電子デバイス/金属材料/産業機器/情報通信機器/プリント配線板の販売 ■ソフトウェア/システムソリューション/エンベデッドシステム/ICデザインの開発 ■情報通信機器の製造
700~2000万
■職種名:アナログ・ミックスドシグナル回路設計エンジニア ■求人企業名:【社名非公開】 米国系MEMSタイミングデバイス・メーカー(世界No.1) ■仕事内容: 業界をリードするタイミング製品のアナログおよびミックスドシグナルASIC設計に携わる、才能と熱意のあるプリンシパルエンジニアを募集しています。 MEMSとアナログ半導体の会社である弊社は、ユニークなMEMSベースのシリコンタイミングソリューションで60億ドルのタイミング市場に革命を起こしています。MEMSタイミングの90%のシェアを持ち、15億個以上のデバイスを出荷している弊社は、エレクトロニクス業界の水晶発振器を100%シリコンベースのタイミングへの移行を推進しています。 本社は、カリフォルニア州サンタクララ、日本にもの東京デザインセンターを設立して拡大を続けています。 ■職務内容 ・CMOSまたはBiCMOSプロセスによるアナログおよびミックスドシグナルのアーキテクチャと回路の開発・技術、アーキテクチャ、回路設計、パラメトリック設計のトレードオフを分析し、積極的な技術的性能仕様を満たす。 ・業界をリードするEDAツールを用いたトランジスタレベルの設計とシミュレーションの実行 ・包括的なデザインレビューのリード ・アナログ回路の物理設計レイアウトの監督およびレイアウトの編集 ・デジタル設計エンジニア、CAD、システム・エンジニアリング、テスト・エンジニアリング、アプリケーション・チームとのコラボレーションにより、DFT、DFM機能を確保し、シリコンの早期立ち上げと製品リリースまでの時間短縮を実現 ・設計を検証するためのポストレイアウト寄生抽出およびバックアノテーションされたシミュレーションの実行 ・シリコン試作品の立ち上げに参加 ・根本原因分析のための実験計画を開始し、PVT条件でのシリコンの異常現象を調査し、解決策を提案する。
■必要条件 〇理学士(5年以上の経験)、理学修士(1年以上の経験)、電気工学博士(1年以上の経験 〇以下の項目に対する深い理解と実務経験 ・回路アーキテクチャの開発と技術的なフィージビリティスタディ ・ブロックレベルの詳細仕様書およびレビュードキュメントの作成 ・以下のうち1つ以上の詳細設計およびシミュレーション。発振器、ADC、DAC 、温度センサ、整数およびフラクショナル-N PLL、デジタルPLL、低ノイズオペアンプ、レギュレータ、CMOSまたはBiCMOSプロセスにおけるバンドギャップ回路、サブスレッショルド回路およびアーキテクチャ。 ・Cadence社のVirtuoso、Spectre、ADE、Mixed-mode AMSツール、Layout XLなどのEDAツールに精通していること。 ・回路およびレイアウト設計のためのレイアウト効果に関する豊富な知識 レイアウト設計者を監督する能力 ・ポストレイアウト抽出と検証の経験 ・バリデーション、キャラクタリゼーション、クオリフィケーション、およびプロダクションリリース基準の遵守に関する経験 ・地理的に分散しているミックスドシグナル、デジタル、検証エンジニアのチームとコミュニケーションをとり、効果的に仕事をする能力 ・独立して仕事をし、困難な問題の解決を推進する能力 ★ビジネスレベルの英語力
-
700~1500万
■職種名: ★レイアウト設計エンジニア★ ■求人企業名:【社名非公開】 米国系MEMSタイミングデバイス・メーカー(世界No.1) ■仕事内容: シニア・レイアウト設計エンジニアとして、MEMSタイミングICのレイアウト設計を担当して頂きます。 MEMSタイミング・デバイス・メーカーの当社は、60億ドルの水晶発振器中心のタイミング市場に革命を起こしています。MEMSタイミングの90%のシェアを持ち、15億個以上のデバイスを出荷している弊社は、エレクトロニクス業界の水晶発振器を100%シリコンベースのタイミングデバイスへの移行を推進しています。 本社は、カリフォルニア州サンタクララ、日本にもの東京デザインセンターを設立して拡大を続けています。 ■具体的な職務内容 チップの「物理的な設計」の責任者として、以下の業務を担当します。 • レイアウト設計と統合: CMOSおよびBiCMOS回路のカスタムレイアウト作成(ブロックレベルからチップトップレベルまで) 。 チップ全体のフロアプランニング(配置計画)、電源網の計画、シールド、デバイスマッチングの実施 。 最終的なチップの統合と、製造に回すための「テープアウト」作業の実行 。 • 検証: DRC(デザインルールチェック)、LVS(回路図との一致確認)、ERC(電気的ルールチェック)をパスさせること 。 • グローバル連携とリード: 国内外の拠点やオフショア(海外)のレイアウト設計者の作業レビューおよび調整 。 ジュニアエンジニアやオフショア契約者の教育・メンタリング 。 • プロセス改善: サイト全体の標準的なレイアウト手法や、高品質を実現するための手順の構築への貢献 。
■必要とされる経験 現場の第一線で10年以上の経験を持つ、即戦力のエンジニアが求められています。 • 実務経験: アナログおよびフルカスタム・デジタルブロックのレイアウト設計において10年以上の経験 。 • 製造プロセス知識: TSMCの 180nm、65nm、22nm プロセス技術に関する経験 。 • リーダーシップ: 海外チームとのリモート連携や、若手の育成を行った実績 。 • 学歴: レイアウト設計または関連分野の準学士号(AA/AS)、またはそれと同等の経験 。 ■必要とされる知識とスキル 「精密タイミング」を扱う製品の特性上、ノイズや寄生成分を制御する高度な知識が求められます。 • 物理的特性への深い理解: 寄生容量/抵抗、マッチング、クロストーク、ラッチアップ、IRドロップ、エレクトロマイグレーション(EM)などの概念的理解 。 これらを解決しつつ、限られた面積内に効率的に配置する能力 。 • 使用ツール: Cadence Virtuoso デザイン環境(レイアウト編集)の習熟 。 Cadence PVS または Mentor Calibre を用いたデバッグスキルの実力 。 • 自動化スキル: 業務効率化のための設計スクリプト(SKILL等)や自動化ツールの使用能力(あれば尚可) 。
-
600~900万
Responsible for planning and execution of all aspects of Physical Design Implementation including Synthesis, Floor planning, Place and Route, Clock Tree Synthesis, IP integration, Extraction, Physical Verification using EDA tool chain (FusionCompiler) w/ the low power design. • Responsible for planning and execution of Timing Related Checks which include Timing Fixture, Hold & Setup Requirement, DRV checks, Power Intent spec and checks and all Signoff Checks • Support the schedule and plan arrangements to meet project milestones deadlines, aligning w/ the other cluster designer, reporting regularly to project manager the status of the entire layout development. • The candidate should have reasonable ability to automate design work by means of script programming, e.g. Tcl/tk and Python.
• 3+ years of hands-on experience in Floorplanning, Place and Route, Clock tree synthesis, Physical Verification error fixing and logic synthesis • Understanding of timing constraints, Static Timing Analysis and timing sign-off conditions • Understanding of IREM flow and Multiple power domain design flow. • Team Worker • Language: Business level Japanese, Business level English • Deep understanding of scripting languages (shell, perl, tcl and Physon) and Make flow • Drive ambitious schedules and enables dependent teams to accomplish.
-