半導体回路設計シニアエンジニア Senior Staff Engineer Elect Design
600~900万
外資系半導体メーカー
東京都渋谷区
600~900万
外資系半導体メーカー
東京都渋谷区
半導体デバイス設計
レイアウト設計/配線設計
Responsible for planning and execution of all aspects of Physical Design Implementation including Synthesis, Floor planning, Place and Route, Clock Tree Synthesis, IP integration, Extraction, Physical Verification using EDA tool chain (FusionCompiler) w/ the low power design. • Responsible for planning and execution of Timing Related Checks which include Timing Fixture, Hold & Setup Requirement, DRV checks, Power Intent spec and checks and all Signoff Checks • Support the schedule and plan arrangements to meet project milestones deadlines, aligning w/ the other cluster designer, reporting regularly to project manager the status of the entire layout development. • The candidate should have reasonable ability to automate design work by means of script programming, e.g. Tcl/tk and Python.
• 3+ years of hands-on experience in Floorplanning, Place and Route, Clock tree synthesis, Physical Verification error fixing and logic synthesis • Understanding of timing constraints, Static Timing Analysis and timing sign-off conditions • Understanding of IREM flow and Multiple power domain design flow. • Team Worker • Language: Business level Japanese, Business level English • Deep understanding of scripting languages (shell, perl, tcl and Physon) and Make flow • Drive ambitious schedules and enables dependent teams to accomplish.
大学院(博士)、6年制大学、専門職大学、大学院(その他専門職)、大学院(修士)、大学院(MBA/MOT)、4年制大学、専門職短期大学
正社員
無
有
600万円〜900万円
09:00〜17:30
有
内訳:完全週休2日制、土曜 日曜 祝日
健康保険 厚生年金 雇用保険 労災保険
東京都渋谷区
敷地内禁煙(屋外喫煙可能場所あり)
最終更新日:
700~1300万
中国の揚州に本社を置く半導体メーカー(IDM)の日本支社で、IGBTデバイスの開発・設計業務をお任せします。 配属先となる日本支社 開発センターは少数精鋭チームのため、各人が大きな裁量をもって働けます。 【具体的には】 ●外部Fabを活用したIGBTチップ開発 ●TCADを用いたデバイス/プロセス設計 ●構造検討・レイアウト設計 ●プロセスインテグレーション ●前工程の量産管理 ●素子試作評価・分析解析 など ※業務内容はご経験に応じて柔軟に決定いたします ※業務により中国への出張が発生する可能性があります (3ヶ月に1~2週間程度/出張ベース) 【YJテクノロジージャパン株式会社について】 中国の揚州に本社を置く半導体メーカー(IDM)の日本支社となります。 2023年にはパワー半導体の世界売上シェアで第10位を記録。 整流ダイオード分野においては世界TOPのシェアを誇り、近年は、PowerMOS・ IGBT・ SiC製品の強化を行っています。 日本法人では、180nm級プロセス技術を採用したIGBTの開発を推進。 日本でプロセス技術を開発し、中国の300mmウエハー工場で製造、今年5月より日本からサンプル出荷を開始しています。 トレンチピッチの微細化によりオン抵抗を従来比1/3以下に低減し、チップ面積の縮小と性能向上を両立。製造効率とコスト競争力を高める技術力が強みです。 同社は前工程・後工程を含む15工場を自社で保有し、インゴット設計・製造までを内製化。高い内製比率により、安定供給と短納期を実現しています。 半導体プロセス・デバイス開発経験をお持ちの方で、IGBT分野に関心のある方には、非常に魅力的なポジションです。
▼以下いずれかのご経験がある方 ●IGBTデバイス設計経験(デバイスエンジニア) ●Trench MOSまたはIGBTのプロセス開発経験(プロセスエンジニア) ●高耐圧パワーデバイスの開発経験
【本社:Yangzhou Yangjie Electronic Technology Co.,Ltd】 本社:中国 支社:アメリカ・韓国・台湾・日本 上場:深セン証券取引所 2014年1月23日 ■事業内容 ディスクリート・デバイス・チップ、電力ダイオード及びブリッジ整流器等を含む半導体部品の研究・開発・製造・販売
700~2000万
■職種名:アナログ・ミックスドシグナル回路設計エンジニア ■求人企業名:【社名非公開】 米国系MEMSタイミングデバイス・メーカー(世界No.1) ■仕事内容: 業界をリードするタイミング製品のアナログおよびミックスドシグナルASIC設計に携わる、才能と熱意のあるプリンシパルエンジニアを募集しています。 MEMSとアナログ半導体の会社である弊社は、ユニークなMEMSベースのシリコンタイミングソリューションで60億ドルのタイミング市場に革命を起こしています。MEMSタイミングの90%のシェアを持ち、15億個以上のデバイスを出荷している弊社は、エレクトロニクス業界の水晶発振器を100%シリコンベースのタイミングへの移行を推進しています。 本社は、カリフォルニア州サンタクララ、日本にもの東京デザインセンターを設立して拡大を続けています。 ■職務内容 ・CMOSまたはBiCMOSプロセスによるアナログおよびミックスドシグナルのアーキテクチャと回路の開発・技術、アーキテクチャ、回路設計、パラメトリック設計のトレードオフを分析し、積極的な技術的性能仕様を満たす。 ・業界をリードするEDAツールを用いたトランジスタレベルの設計とシミュレーションの実行 ・包括的なデザインレビューのリード ・アナログ回路の物理設計レイアウトの監督およびレイアウトの編集 ・デジタル設計エンジニア、CAD、システム・エンジニアリング、テスト・エンジニアリング、アプリケーション・チームとのコラボレーションにより、DFT、DFM機能を確保し、シリコンの早期立ち上げと製品リリースまでの時間短縮を実現 ・設計を検証するためのポストレイアウト寄生抽出およびバックアノテーションされたシミュレーションの実行 ・シリコン試作品の立ち上げに参加 ・根本原因分析のための実験計画を開始し、PVT条件でのシリコンの異常現象を調査し、解決策を提案する。
■必要条件 〇理学士(5年以上の経験)、理学修士(1年以上の経験)、電気工学博士(1年以上の経験 〇以下の項目に対する深い理解と実務経験 ・回路アーキテクチャの開発と技術的なフィージビリティスタディ ・ブロックレベルの詳細仕様書およびレビュードキュメントの作成 ・以下のうち1つ以上の詳細設計およびシミュレーション。発振器、ADC、DAC 、温度センサ、整数およびフラクショナル-N PLL、デジタルPLL、低ノイズオペアンプ、レギュレータ、CMOSまたはBiCMOSプロセスにおけるバンドギャップ回路、サブスレッショルド回路およびアーキテクチャ。 ・Cadence社のVirtuoso、Spectre、ADE、Mixed-mode AMSツール、Layout XLなどのEDAツールに精通していること。 ・回路およびレイアウト設計のためのレイアウト効果に関する豊富な知識 レイアウト設計者を監督する能力 ・ポストレイアウト抽出と検証の経験 ・バリデーション、キャラクタリゼーション、クオリフィケーション、およびプロダクションリリース基準の遵守に関する経験 ・地理的に分散しているミックスドシグナル、デジタル、検証エンジニアのチームとコミュニケーションをとり、効果的に仕事をする能力 ・独立して仕事をし、困難な問題の解決を推進する能力 ★ビジネスレベルの英語力
-
700~1500万
■職種名: ★レイアウト設計エンジニア★ ■求人企業名:【社名非公開】 米国系MEMSタイミングデバイス・メーカー(世界No.1) ■仕事内容: シニア・レイアウト設計エンジニアとして、MEMSタイミングICのレイアウト設計を担当して頂きます。 MEMSタイミング・デバイス・メーカーの当社は、60億ドルの水晶発振器中心のタイミング市場に革命を起こしています。MEMSタイミングの90%のシェアを持ち、15億個以上のデバイスを出荷している弊社は、エレクトロニクス業界の水晶発振器を100%シリコンベースのタイミングデバイスへの移行を推進しています。 本社は、カリフォルニア州サンタクララ、日本にもの東京デザインセンターを設立して拡大を続けています。 ■具体的な職務内容 チップの「物理的な設計」の責任者として、以下の業務を担当します。 • レイアウト設計と統合: CMOSおよびBiCMOS回路のカスタムレイアウト作成(ブロックレベルからチップトップレベルまで) 。 チップ全体のフロアプランニング(配置計画)、電源網の計画、シールド、デバイスマッチングの実施 。 最終的なチップの統合と、製造に回すための「テープアウト」作業の実行 。 • 検証: DRC(デザインルールチェック)、LVS(回路図との一致確認)、ERC(電気的ルールチェック)をパスさせること 。 • グローバル連携とリード: 国内外の拠点やオフショア(海外)のレイアウト設計者の作業レビューおよび調整 。 ジュニアエンジニアやオフショア契約者の教育・メンタリング 。 • プロセス改善: サイト全体の標準的なレイアウト手法や、高品質を実現するための手順の構築への貢献 。
■必要とされる経験 現場の第一線で10年以上の経験を持つ、即戦力のエンジニアが求められています。 • 実務経験: アナログおよびフルカスタム・デジタルブロックのレイアウト設計において10年以上の経験 。 • 製造プロセス知識: TSMCの 180nm、65nm、22nm プロセス技術に関する経験 。 • リーダーシップ: 海外チームとのリモート連携や、若手の育成を行った実績 。 • 学歴: レイアウト設計または関連分野の準学士号(AA/AS)、またはそれと同等の経験 。 ■必要とされる知識とスキル 「精密タイミング」を扱う製品の特性上、ノイズや寄生成分を制御する高度な知識が求められます。 • 物理的特性への深い理解: 寄生容量/抵抗、マッチング、クロストーク、ラッチアップ、IRドロップ、エレクトロマイグレーション(EM)などの概念的理解 。 これらを解決しつつ、限られた面積内に効率的に配置する能力 。 • 使用ツール: Cadence Virtuoso デザイン環境(レイアウト編集)の習熟 。 Cadence PVS または Mentor Calibre を用いたデバッグスキルの実力 。 • 自動化スキル: 業務効率化のための設計スクリプト(SKILL等)や自動化ツールの使用能力(あれば尚可) 。
-
500~750万
RDLインターポーザ・樹脂パッケージ設計における環境構築、ライブラリ作成、配置配線、DRC/LVS検証、製造向けデータ作成を担当いただきます。 【具体的な仕事内容】■仕様確認および要件整理、設計フローへの反映■テクノロジーファイル設定(層構成、材料、配線ルール、DRC設定等 【当社の強み:顧客のパートナー会社としての立ち位置】 現場でのエンジニアのスタンスや技術力から積み重ねた圧倒的信頼をもとに、設計開発、要件定義などの上流工程の案件も多数保有するエンジニアリング企業です。幅広い案件からあなたの望むキャリアを築く基盤が整っています。
【必須スキル】■パッケージ設計■基板設計■EDA環境設定に関わる経験■DRCルールや層構成など設計ルールに関する基本理解■データ作成検証資料作成の実務経験 【歓迎スキル】■RDLインターポーザや樹脂パッケージ設計経験■パネル面付けや製造向けデータ作成経験■DRC/LVS検証フロー構築経験■EDA環境設定(テクノロジーファイル、ライブラリ作成など)の経験
テクノプログループのビジネスモデルはアウトソーシング領域全域に渡ります。 AI、制御システム、機構・ハードウェア・ソフトウェアを中心とする技術領域における技術開発分野や商品開発分野への技術サービス、コンサルティングサービス
500~750万
2nm対応デジタルIC設計フローの構築・検証、PPA評価・最適化、および顧客へのフロー導入・技術サポートを担当いただきます。 【当社の強み:顧客のパートナー会社としての立ち位置】 現場でのエンジニアのスタンスや技術力から積み重ねた圧倒的信頼をもとに、設計開発、要件定義などの上流工程の案件も多数保有するエンジニアリング企業です。幅広い案件からあなたの望むキャリアを築く基盤が整っています。
<必須>デジタルIC設計またはデジタル設計フロー構築運用に関する実務経験/EDAツールの使用経験<当社の魅力>1.顧客基盤の盤石性:ただ案件数が多いだけでなく、国が投資する最先端分野に注力した案件を多数保有して いることから「景気に左右されず予算が投じられる安定性」と「技術の成長性」を併せ持っている企業です。 2.製造業の激動期でも活躍可能な力が身につく:メーカーでは「製品軸」でキャリアを積むのに対し当社では「技術軸」でキャリアを積むため、所属業界の先行きが不安でも時代に合わせて活躍できる力を培えます。「どこに行っても通用する」力を身に着けることで変化の多いこの時代での安定を手に入れることができます。
テクノプログループのビジネスモデルはアウトソーシング領域全域に渡ります。 AI、制御システム、機構・ハードウェア・ソフトウェアを中心とする技術領域における技術開発分野や商品開発分野への技術サービス、コンサルティングサービス
650~850万
【業務の全体概要】 本ポジションは、半導体チップ(SoC)に組み込まれる高速インターフェース回路(MIPI、HDMI、USB等)の設計を担うポジションです。 同社はIPベンダーとして、国内外の半導体メーカーに対し、通信機能の設計資産(IP)を提供しており、大手メーカーとも直接取引を行っています。 本ポジションでは、単なる回路設計に留まらず、仕様理解・アーキテクチャ設計・回路設計・評価まで一気通貫で携わり、チップの「データの入口と出口」となる中核機能の開発を担っていただきます。 【主な仕事内容】 ・高速インターフェース(MIPI/HDMI/USB等)のアナログ回路設計 ・新規回路アーキテクチャの検討、開発 ・ディジタルアシストを活用したアナログ回路設計(mixed-signal設計) ・回路シミュレーションおよび特性検証(pre/post layout) ・レイアウト設計(内製/協力会社先への指示 ※レビュー含む) ・半導体プロセスに応じたチューニングおよび最適化 ・評価および評価仕様の策定、データシート作成 ・顧客仕様に基づくカスタマイズ設計対応 ・英文仕様書の読解および顧客対応(メール中心) ※プロジェクトは3~6名程度のチームで推進し、担当する回路ブロックについては仕様理解から設計・評価まで一貫して関与いただきます 【得られる経験・キャリア】 ・SoCの中核となる「高速通信領域」の設計経験 ・MIPI/HDMI等、グローバル標準規格に関わる技術力 ・アナログ×デジタル融合(mixed-signal)の最先端設計スキル ・仕様検討~設計~評価まで一気通貫で携わる経験 ・海外顧客とのプロジェクトを通じたグローバルな開発経験 ・少数精鋭環境での高い裁量と技術的意思決定経験 【企業について】 ・2005年設立、半導体設計用フィジカルIPの開発/販売を手がけるIPベンダー ・国内では希少な高速インターフェースIP専業企業◎HDMIなどの高速通信に欠かせない技術を独自の半導体IPとして開発。デジタルコンシューマー、IoT、AI、車載SoCなど、高度なデータ転送を必要とする分野を支えています ・仕様策定からIP提供まで対応◎設計、試作、評価を自社完結できる技術基盤が強み ・深い技術と豊富な経験を活かし、最先端プロセスから旧来プロセスまで幅広く担い、顧客ニーズに柔軟に対応しています ・鮮明で滑らかな画質が求められる映像データの高速&高品質な伝送技術の開発に注力。情報通信の高度化に貢献しています ・売上成長中!大手半導体メーカーと直接取引があり、顧客の半数以上が海外(台湾、中国等)の企業です ※フルリモート可/裁量労働制で自由度の高い働き方が可能です
【必須条件】 ・アナログ回路設計経験(目安5年以上) ・英文仕様書の読解、英語メール対応が可能な方 ・高専卒以上 【歓迎】 ・英語での技術会話能力 ・デジタル回路に関する知識または経験 ・大学院卒
半導体高速インターフェース回路設計、試作評価後IP(Intelectual Property)としてライセンス販売 ・半導体設計用フィジカルIPの開発/販売を手がけるIPベンダー ・国内では希少な高速インターフェースIP専業企業◎HDMIなどの高速通信に欠かせない技術を独自の半導体IPとして開発。デジタルコンシューマー、IoT、AI、車載SoCなど、高度なデータ転送を必要とする分野を支えています ・仕様策定からIP提供まで対応◎設計、試作、評価を自社完結できる技術基盤が強み
650~850万
高速インターフェースIPの回路設計、新規回路アーキテクチャーの開発、ディジタルアシストのアナログ回路設計 標準規格(HDMI、DisplayPort、MIPI等)の規格に基づいたIP開発のため、規格(英文)の理解、仕様書作成、回路設計を行う。PLL、CDR等の設計経験があれば優遇。 また、顧客の要求仕様に基づきIP仕様書としてまとめ開発を行う場合もある。 概略の業務フローは以下の通りです。 1)規格の理解 2)アーキテクチャ検討(Matlab等での検討) 3)仕様書(データシート)作成 4)テストベンチ作成 5)回路設計 6)Forward Annotation(pre-layout simulation) 7)レイアウト設計・検証 8)Back Annotation(post layout simulation) 9)評価仕様作成 必ずしもすべての工程を行う訳ではありませんが、開発主要工程は理解していることが必要です。 レイアウトの経験があれば良いですが、必須ではありません。 ☆主な取引先:ローム、ソニー、メガチップス、サムスン等(受託開発ではありません) *フルリモート(在宅)勤務。裁量労働制ですのでご自身でタイムコントロール出来る環境です。
必須(MUST) ・高専卒以上 / 経験者のみ募集 ・アナログ回路設計実務経験5年程度以上(大学院等(博士課程修了者優遇)での経験も含む) ・マネジメント経験は不要 ・業界は半導体・電気電子・精密機器(装置)メーカー出身者歓迎 歓迎(WANT) ・英語での技術会話能力 ・ディジタル回路技術に関する知識あるいは経験
〇業務内容 :半導体設計用LSI/IPの設計、開発、販売、コンサルティング 1.高速インターフェースLSI 2.高速インターフェースIP 3.ミリ波(60GHz)ワイヤレスモジュール 〇経営戦略・ビジョン 大手IPベンダーに比べ、小回りの利く手厚いサポートを通じ、最先端から旧来のプロセス迄幅広く顧客要求に沿ってIPを提供することにより、LSIの開発を促進し、社会への貢献を行う。
500~900万
・人工衛星搭載用電子機器および電子制御装置(MPU)の設計・開発 ・電子機器・電子制御装置のインタフェースおよび仕様設計・解析 ・電子機器・電子制御装置における質量・電力・データ等のリソース管理 ・衛星搭載ハーネス設計(接続設計、ルーティング設計、部品選定) ・ハーネス設計観点でのサブシステム間技術調整 ・サブシステムおよびシステム設計者との技術調整 ・電子機器・電子制御装置およびハーネスの仕様書作成 ・電気試験およびサブシステム試験の計画・準備・実施 ・振動試験、熱真空試験、熱サイクル試験、電気試験等の環境試験実施 ・他サブシステムとのインタフェース試験実施 ・試験結果の評価および検証 ・電子機器・電子制御装置およびハーネスのサプライヤーとの技術調整 ・サブシステム間ICD(インターフェース制御文書)の管理 ・試験ケーブルおよび試験ハーネスの設計
<応募条件> ・電気エンジニアとしての5年以上の実務経験 ・電気システム設計に関する基礎知識(衛星・自動車・医療機器等) ・ハーネス設計および製造に関する知識 ・ケーブル、ハーネス、コネクタに関する知識 ・機械設計に関する基礎知識 ・デジタル回路、アナログ回路、または混在回路の設計・解析経験のいずれか ・組込ソフトウェアに関する基礎知識 ・問題の早期発見および原因分析・解決実行能力 ・TOEIC600点以上の英語力 ・ネイティブレベルの日本語能力 <望ましいスキル> ・プロセッサ搭載電子制御装置の開発経験 ・FMEA、FTAに関する知識 ・SPICE、Scilab等のツール使用経験 ・MIL規格、ESA規格に関する知識(特にケーブル規格・ディレーティング基準) ・EMC(電磁適合性)に関する基礎知識
軌道上サービス End of Life (EOL):衛星運用終了時のデブリ化防止のための除去 Active Debris Removal (ADR):既存デブリの除去 Life Extension (LEX):衛星の寿命延長 In-situ Space Situational Awareness (ISSA):故障機や物体の観測・点検
500~900万
・衛星ハーネス設計(接続設計、ルーティング設計、メカニカルサポートブラケット設計)の実施 ・電気システムエンジニアとしてのサブシステムとの調整 ・電気ケーブル/ハーネスの技術仕様および調達仕様の作成 ・ケーブル仕様に関するサプライヤーとの技術調整 ・ケーブルベンダーおよびハーネスメーカーの調達・出荷状況の技術管理 ・ハーネス設計観点でのICD(インターフェース制御文書)の管理 ・電気試験用テストハーネスの設計 ・ケーブル/ハーネスの試験・検査結果のレビュー ・ハーネス組立図および組立手順書の作成 ・システムチームとの連携によるハーネス組立作業の管理および技術指示
<必須スキル> • 電気工学又は関連分野の学士号又は修士号 • 航空宇宙のハーネス設計の5年以上の経験 • 英語でのコミュニケーションに抵抗のないこと • 機械工学及び機械利用に関する基礎知識 <望ましいスキル> • 衛星の開発経験 • グローバルチームとの取り組み経験 • ビジネスレベルの英語能力 • 下記のツール使用経験があること ・Solidworks (CATIA) ・EPLAN ・CR8000
軌道上サービス End of Life (EOL):衛星運用終了時のデブリ化防止のための除去 Active Debris Removal (ADR):既存デブリの除去 Life Extension (LEX):衛星の寿命延長 In-situ Space Situational Awareness (ISSA):故障機や物体の観測・点検
420~800万
自動車・モビリティ領域をはじめとする製品・システムの高度化・複雑化に伴い、上流工程からのMBSE(Model Based Systems Engineering)導入ニーズが急速に高まっています。 日本のモノづくり企業様に向けてMBSEの定着支援をしていただきます。 【業務内容】 ・顧客(完成車メーカー、Tier1、製造業各社)へのMBSE導入コンサルティング ・開発プロセス改革、開発標準・ガイドライン策定支援 ・MBSE手法を用いたシステム要件定義・アーキテクチャ設計 ・SysML等によるシステムモデリング、トレーサビリティ構築
【必須】・自動車業界での開発業務経験 ・工学系(機械・電気・電子・情報・制御等)の基礎知識 ・ロジカルシンキング 【歓迎】 ・MBD開発経験者 ・OCSMP認定資格保有者(SysMLモデルユーザー) ・CATIA Magic経験者
自動車の各分野における「技術力」を通じたエンジニアリングサービス ■エンジニアリングサービス事業部 ■研究開発・実証実験事業 【主要顧客】国内主要自動車メーカー10社、自動車部品メーカー20社、等