【東京都港区】MBSEソリューションエンジニア ★在宅勤務可★
420~800万
エイム株式会社
東京都港区
420~800万
エイム株式会社
東京都港区
レイアウト設計/配線設計
自動車・モビリティ領域をはじめとする製品・システムの高度化・複雑化に伴い、上流工程からのMBSE(Model Based Systems Engineering)導入ニーズが急速に高まっています。 日本のモノづくり企業様に向けてMBSEの定着支援をしていただきます。 【業務内容】 ・顧客(完成車メーカー、Tier1、製造業各社)へのMBSE導入コンサルティング ・開発プロセス改革、開発標準・ガイドライン策定支援 ・MBSE手法を用いたシステム要件定義・アーキテクチャ設計 ・SysML等によるシステムモデリング、トレーサビリティ構築
【必須】・自動車業界での開発業務経験 ・工学系(機械・電気・電子・情報・制御等)の基礎知識 ・ロジカルシンキング 【歓迎】 ・MBD開発経験者 ・OCSMP認定資格保有者(SysMLモデルユーザー) ・CATIA Magic経験者
高専、大学、大学院
正社員(期間の定め: 無)
更新:無
有 3ヶ月(試用期間中の勤務条件:変更無)
420万円~800万円 月給制 月給 235,000円~500,000円 月給¥235,000~¥500,000 基本給¥180,000~¥380,000 諸手当¥55,000~¥120,000を含む/月 ■賞与実績:年2回(夏季8月・冬季12月)
会社規定に基づき支給
08時間00分 休憩60分
無 コアタイム 無
有 平均残業時間:5時間
有 残業時間に応じて別途支給
年間121日 内訳:完全週休二日制、土曜 日曜
入社半年経過時点10日 最高付与日数20日
その他(夏季/年末年始/GW/慶弔休暇/特別休暇)
雇用保険 健康保険 労災保険 厚生年金
【所定労働時間】9:30~17:30(休憩1時間) ※社内規定は所定8時間のため、17:30-18:30の稼働は所定内残業(割増なし)という扱いとなります。 【勤務形態】在宅勤務(月に数回の出社あり) 【通勤手当に関して】会社規定に基づき支給 ※以下については支給対象外 ■自家用車:高速道路(有料道路 ■公共機関:特急券・新幹線
入社後すぐに、トヨタ車体株式会社へ出向いただきます。 ※労働条件の変更はありません。
当面無 中長期プロジェクトのため当面無し
東京都港区港南2-17-1
JR山手線品川駅 徒歩10分
敷地内全面禁煙
車通勤不可、公共交通機関を推奨
(在宅勤務可能)
無
無
社会保険完備、慶弔見舞制度、産前産後・育休制度、介護制度、福利厚生制度(WELBOX)
住宅手当:一律 20,000円 (賃貸および単身世帯主を対象) 【実働体制・サポート体制】 実務担当2名にて実施中 入社後は当社先輩エンジニアによるOJTを実施 【業務内容の変更の範囲】会社の定める業務全般 【就業場所の変更の範囲】会社の定める営業所
5名
1~2回
筆記試験:無 面接は基本1回予定
設立以来、モビリティ開発を中心に様々な領域の開発支援を行ってきたエンジニアリング企業。時代の変化に応じて技術領域を広げながら、次世代技術の活用や自社開発にも継続的に取り組んでいます。
【モビリティ開発を軸に多彩な領域へ挑戦するエンジニアリング企業】 大手完成車メーカー・サプライヤーとの安定した取引実績を基盤に、電動化・自動運転といった次世代モビリティのパートナーとして成長を続けています。自社開発の超小型EV「AIM EVM」も2025年より販売を開始。EV・ソフトウェア・実証実験まで自社完結できる技術力を保有しています。各プロジェクトの職場環境は20代後半から40代前半を中心に、若手とベテランが自然に混じり合う構成です。 新卒入社から大手メーカー出身者、解析・設計・ソフト開発など異なる専門性を持つエンジニアがチーム単位で動いており、役職よりも「技術で語る」文化が根づいています。 打ち合わせでは年次に関係なく意見が飛び交い、開発テーマに応じて柔軟にチームを組み替えるスタイル。 リモート勤務や客先常駐など働く環境は多様ですが、Larkなどのオンラインツールで日常的に連携し、距離を感じにくい雰囲気です。 技術志向の強さと、穏やかで誠実な人柄のバランスが取れた職場です。
〒450-6325 愛知県名古屋市中村区名駅一丁目1番1号JPタワー名古屋25F
■AIM Mobility Innovation Center Fukuoka ■沖縄支店 ■AIM OKINAWA SEAWATERFARM
自動車の各分野における「技術力」を通じたエンジニアリングサービス ■エンジニアリングサービス事業部 ■研究開発・実証実験事業 【主要顧客】国内主要自動車メーカー10社、自動車部品メーカー20社、等
AIM Mobility Operations 株式会社 AIM DI 株式会社
非公開
| 決算期 | 売上高 | 経常利益 | |
|---|---|---|---|
| 前々期 | - | - | - |
| 前期 | - | - | - |
| 今期予測 | - | - | - |
| 将来予測 | - | - | - |
※単体決算
最終更新日:
700~2000万
■職種名:アナログ・ミックスドシグナル回路設計エンジニア ■求人企業名:【社名非公開】 米国系MEMSタイミングデバイス・メーカー(世界No.1) ■仕事内容: 業界をリードするタイミング製品のアナログおよびミックスドシグナルASIC設計に携わる、才能と熱意のあるプリンシパルエンジニアを募集しています。 MEMSとアナログ半導体の会社である弊社は、ユニークなMEMSベースのシリコンタイミングソリューションで60億ドルのタイミング市場に革命を起こしています。MEMSタイミングの90%のシェアを持ち、15億個以上のデバイスを出荷している弊社は、エレクトロニクス業界の水晶発振器を100%シリコンベースのタイミングへの移行を推進しています。 本社は、カリフォルニア州サンタクララ、日本にもの東京デザインセンターを設立して拡大を続けています。 ■職務内容 ・CMOSまたはBiCMOSプロセスによるアナログおよびミックスドシグナルのアーキテクチャと回路の開発・技術、アーキテクチャ、回路設計、パラメトリック設計のトレードオフを分析し、積極的な技術的性能仕様を満たす。 ・業界をリードするEDAツールを用いたトランジスタレベルの設計とシミュレーションの実行 ・包括的なデザインレビューのリード ・アナログ回路の物理設計レイアウトの監督およびレイアウトの編集 ・デジタル設計エンジニア、CAD、システム・エンジニアリング、テスト・エンジニアリング、アプリケーション・チームとのコラボレーションにより、DFT、DFM機能を確保し、シリコンの早期立ち上げと製品リリースまでの時間短縮を実現 ・設計を検証するためのポストレイアウト寄生抽出およびバックアノテーションされたシミュレーションの実行 ・シリコン試作品の立ち上げに参加 ・根本原因分析のための実験計画を開始し、PVT条件でのシリコンの異常現象を調査し、解決策を提案する。
■必要条件 〇理学士(5年以上の経験)、理学修士(1年以上の経験)、電気工学博士(1年以上の経験 〇以下の項目に対する深い理解と実務経験 ・回路アーキテクチャの開発と技術的なフィージビリティスタディ ・ブロックレベルの詳細仕様書およびレビュードキュメントの作成 ・以下のうち1つ以上の詳細設計およびシミュレーション。発振器、ADC、DAC 、温度センサ、整数およびフラクショナル-N PLL、デジタルPLL、低ノイズオペアンプ、レギュレータ、CMOSまたはBiCMOSプロセスにおけるバンドギャップ回路、サブスレッショルド回路およびアーキテクチャ。 ・Cadence社のVirtuoso、Spectre、ADE、Mixed-mode AMSツール、Layout XLなどのEDAツールに精通していること。 ・回路およびレイアウト設計のためのレイアウト効果に関する豊富な知識 レイアウト設計者を監督する能力 ・ポストレイアウト抽出と検証の経験 ・バリデーション、キャラクタリゼーション、クオリフィケーション、およびプロダクションリリース基準の遵守に関する経験 ・地理的に分散しているミックスドシグナル、デジタル、検証エンジニアのチームとコミュニケーションをとり、効果的に仕事をする能力 ・独立して仕事をし、困難な問題の解決を推進する能力 ★ビジネスレベルの英語力
-
700~1500万
■職種名: ★レイアウト設計エンジニア★ ■求人企業名:【社名非公開】 米国系MEMSタイミングデバイス・メーカー(世界No.1) ■仕事内容: シニア・レイアウト設計エンジニアとして、MEMSタイミングICのレイアウト設計を担当して頂きます。 MEMSタイミング・デバイス・メーカーの当社は、60億ドルの水晶発振器中心のタイミング市場に革命を起こしています。MEMSタイミングの90%のシェアを持ち、15億個以上のデバイスを出荷している弊社は、エレクトロニクス業界の水晶発振器を100%シリコンベースのタイミングデバイスへの移行を推進しています。 本社は、カリフォルニア州サンタクララ、日本にもの東京デザインセンターを設立して拡大を続けています。 ■具体的な職務内容 チップの「物理的な設計」の責任者として、以下の業務を担当します。 • レイアウト設計と統合: CMOSおよびBiCMOS回路のカスタムレイアウト作成(ブロックレベルからチップトップレベルまで) 。 チップ全体のフロアプランニング(配置計画)、電源網の計画、シールド、デバイスマッチングの実施 。 最終的なチップの統合と、製造に回すための「テープアウト」作業の実行 。 • 検証: DRC(デザインルールチェック)、LVS(回路図との一致確認)、ERC(電気的ルールチェック)をパスさせること 。 • グローバル連携とリード: 国内外の拠点やオフショア(海外)のレイアウト設計者の作業レビューおよび調整 。 ジュニアエンジニアやオフショア契約者の教育・メンタリング 。 • プロセス改善: サイト全体の標準的なレイアウト手法や、高品質を実現するための手順の構築への貢献 。
■必要とされる経験 現場の第一線で10年以上の経験を持つ、即戦力のエンジニアが求められています。 • 実務経験: アナログおよびフルカスタム・デジタルブロックのレイアウト設計において10年以上の経験 。 • 製造プロセス知識: TSMCの 180nm、65nm、22nm プロセス技術に関する経験 。 • リーダーシップ: 海外チームとのリモート連携や、若手の育成を行った実績 。 • 学歴: レイアウト設計または関連分野の準学士号(AA/AS)、またはそれと同等の経験 。 ■必要とされる知識とスキル 「精密タイミング」を扱う製品の特性上、ノイズや寄生成分を制御する高度な知識が求められます。 • 物理的特性への深い理解: 寄生容量/抵抗、マッチング、クロストーク、ラッチアップ、IRドロップ、エレクトロマイグレーション(EM)などの概念的理解 。 これらを解決しつつ、限られた面積内に効率的に配置する能力 。 • 使用ツール: Cadence Virtuoso デザイン環境(レイアウト編集)の習熟 。 Cadence PVS または Mentor Calibre を用いたデバッグスキルの実力 。 • 自動化スキル: 業務効率化のための設計スクリプト(SKILL等)や自動化ツールの使用能力(あれば尚可) 。
-
650~850万
【業務の全体概要】 本ポジションは、半導体チップ(SoC)に組み込まれる高速インターフェース回路(MIPI、HDMI、USB等)の設計を担うポジションです。 同社はIPベンダーとして、国内外の半導体メーカーに対し、通信機能の設計資産(IP)を提供しており、大手メーカーとも直接取引を行っています。 本ポジションでは、単なる回路設計に留まらず、仕様理解・アーキテクチャ設計・回路設計・評価まで一気通貫で携わり、チップの「データの入口と出口」となる中核機能の開発を担っていただきます。 【主な仕事内容】 ・高速インターフェース(MIPI/HDMI/USB等)のアナログ回路設計 ・新規回路アーキテクチャの検討、開発 ・ディジタルアシストを活用したアナログ回路設計(mixed-signal設計) ・回路シミュレーションおよび特性検証(pre/post layout) ・レイアウト設計(内製/協力会社先への指示 ※レビュー含む) ・半導体プロセスに応じたチューニングおよび最適化 ・評価および評価仕様の策定、データシート作成 ・顧客仕様に基づくカスタマイズ設計対応 ・英文仕様書の読解および顧客対応(メール中心) ※プロジェクトは3~6名程度のチームで推進し、担当する回路ブロックについては仕様理解から設計・評価まで一貫して関与いただきます 【得られる経験・キャリア】 ・SoCの中核となる「高速通信領域」の設計経験 ・MIPI/HDMI等、グローバル標準規格に関わる技術力 ・アナログ×デジタル融合(mixed-signal)の最先端設計スキル ・仕様検討~設計~評価まで一気通貫で携わる経験 ・海外顧客とのプロジェクトを通じたグローバルな開発経験 ・少数精鋭環境での高い裁量と技術的意思決定経験 【企業について】 ・2005年設立、半導体設計用フィジカルIPの開発/販売を手がけるIPベンダー ・国内では希少な高速インターフェースIP専業企業◎HDMIなどの高速通信に欠かせない技術を独自の半導体IPとして開発。デジタルコンシューマー、IoT、AI、車載SoCなど、高度なデータ転送を必要とする分野を支えています ・仕様策定からIP提供まで対応◎設計、試作、評価を自社完結できる技術基盤が強み ・深い技術と豊富な経験を活かし、最先端プロセスから旧来プロセスまで幅広く担い、顧客ニーズに柔軟に対応しています ・鮮明で滑らかな画質が求められる映像データの高速&高品質な伝送技術の開発に注力。情報通信の高度化に貢献しています ・売上成長中!大手半導体メーカーと直接取引があり、顧客の半数以上が海外(台湾、中国等)の企業です ※フルリモート可/裁量労働制で自由度の高い働き方が可能です
【必須条件】 ・アナログ回路設計経験(目安5年以上) ・英文仕様書の読解、英語メール対応が可能な方 ・高専卒以上 【歓迎】 ・英語での技術会話能力 ・デジタル回路に関する知識または経験 ・大学院卒
半導体高速インターフェース回路設計、試作評価後IP(Intelectual Property)としてライセンス販売 ・半導体設計用フィジカルIPの開発/販売を手がけるIPベンダー ・国内では希少な高速インターフェースIP専業企業◎HDMIなどの高速通信に欠かせない技術を独自の半導体IPとして開発。デジタルコンシューマー、IoT、AI、車載SoCなど、高度なデータ転送を必要とする分野を支えています ・仕様策定からIP提供まで対応◎設計、試作、評価を自社完結できる技術基盤が強み
600~900万
Responsible for planning and execution of all aspects of Physical Design Implementation including Synthesis, Floor planning, Place and Route, Clock Tree Synthesis, IP integration, Extraction, Physical Verification using EDA tool chain (FusionCompiler) w/ the low power design. • Responsible for planning and execution of Timing Related Checks which include Timing Fixture, Hold & Setup Requirement, DRV checks, Power Intent spec and checks and all Signoff Checks • Support the schedule and plan arrangements to meet project milestones deadlines, aligning w/ the other cluster designer, reporting regularly to project manager the status of the entire layout development. • The candidate should have reasonable ability to automate design work by means of script programming, e.g. Tcl/tk and Python.
• 3+ years of hands-on experience in Floorplanning, Place and Route, Clock tree synthesis, Physical Verification error fixing and logic synthesis • Understanding of timing constraints, Static Timing Analysis and timing sign-off conditions • Understanding of IREM flow and Multiple power domain design flow. • Team Worker • Language: Business level Japanese, Business level English • Deep understanding of scripting languages (shell, perl, tcl and Physon) and Make flow • Drive ambitious schedules and enables dependent teams to accomplish.
-
500~900万
・人工衛星搭載用電子機器および電子制御装置(MPU)の設計・開発 ・電子機器・電子制御装置のインタフェースおよび仕様設計・解析 ・電子機器・電子制御装置における質量・電力・データ等のリソース管理 ・衛星搭載ハーネス設計(接続設計、ルーティング設計、部品選定) ・ハーネス設計観点でのサブシステム間技術調整 ・サブシステムおよびシステム設計者との技術調整 ・電子機器・電子制御装置およびハーネスの仕様書作成 ・電気試験およびサブシステム試験の計画・準備・実施 ・振動試験、熱真空試験、熱サイクル試験、電気試験等の環境試験実施 ・他サブシステムとのインタフェース試験実施 ・試験結果の評価および検証 ・電子機器・電子制御装置およびハーネスのサプライヤーとの技術調整 ・サブシステム間ICD(インターフェース制御文書)の管理 ・試験ケーブルおよび試験ハーネスの設計
<応募条件> ・電気エンジニアとしての5年以上の実務経験 ・電気システム設計に関する基礎知識(衛星・自動車・医療機器等) ・ハーネス設計および製造に関する知識 ・ケーブル、ハーネス、コネクタに関する知識 ・機械設計に関する基礎知識 ・デジタル回路、アナログ回路、または混在回路の設計・解析経験のいずれか ・組込ソフトウェアに関する基礎知識 ・問題の早期発見および原因分析・解決実行能力 ・TOEIC600点以上の英語力 ・ネイティブレベルの日本語能力 <望ましいスキル> ・プロセッサ搭載電子制御装置の開発経験 ・FMEA、FTAに関する知識 ・SPICE、Scilab等のツール使用経験 ・MIL規格、ESA規格に関する知識(特にケーブル規格・ディレーティング基準) ・EMC(電磁適合性)に関する基礎知識
軌道上サービス End of Life (EOL):衛星運用終了時のデブリ化防止のための除去 Active Debris Removal (ADR):既存デブリの除去 Life Extension (LEX):衛星の寿命延長 In-situ Space Situational Awareness (ISSA):故障機や物体の観測・点検
500~900万
・衛星ハーネス設計(接続設計、ルーティング設計、メカニカルサポートブラケット設計)の実施 ・電気システムエンジニアとしてのサブシステムとの調整 ・電気ケーブル/ハーネスの技術仕様および調達仕様の作成 ・ケーブル仕様に関するサプライヤーとの技術調整 ・ケーブルベンダーおよびハーネスメーカーの調達・出荷状況の技術管理 ・ハーネス設計観点でのICD(インターフェース制御文書)の管理 ・電気試験用テストハーネスの設計 ・ケーブル/ハーネスの試験・検査結果のレビュー ・ハーネス組立図および組立手順書の作成 ・システムチームとの連携によるハーネス組立作業の管理および技術指示
<必須スキル> • 電気工学又は関連分野の学士号又は修士号 • 航空宇宙のハーネス設計の5年以上の経験 • 英語でのコミュニケーションに抵抗のないこと • 機械工学及び機械利用に関する基礎知識 <望ましいスキル> • 衛星の開発経験 • グローバルチームとの取り組み経験 • ビジネスレベルの英語能力 • 下記のツール使用経験があること ・Solidworks (CATIA) ・EPLAN ・CR8000
軌道上サービス End of Life (EOL):衛星運用終了時のデブリ化防止のための除去 Active Debris Removal (ADR):既存デブリの除去 Life Extension (LEX):衛星の寿命延長 In-situ Space Situational Awareness (ISSA):故障機や物体の観測・点検
700~950万
ASICにおけるバックエンド設計業務において、下記の業務をご担当いただきます。 ・バックエンド設計(RTL/Netlist~GDS)、配置配線(フロアプラン、電源設計含む)、タイミングクロージャー、レイアウト検証、外注先コントロール チーム体制としてはプロパー、協力会社と連携しながら業務を遂行していきます。業務内で任される裁量も広いため、IP検証、論理検証、論理設計等にも関わる事ができます。
【必須】■レイアウト設計経験■IPを用いた論理設計(デジタル)が3年以上、■Prime Time 【歓迎】■FPGAのIPや論理設計■英語に対しての苦手意識がない■論理合成、DFT、LSI開発設計経験 【フォロー体制】多数のエンジニアが就業中のため、就業開始後の フォロー・サポート体制も万全です。エンジニア企画の研修や同好会も あり、就業中お客様内でのキャリアアップも臨めます。
エンジニアリングソリューション事業(機械設計、電気・電子設計、ソフトウェア開発、ケミカルエンジニアリング、解析・評価)
700~950万
2nm世代の2.5D実装技術で重要となるシリコンインターポーザの設計業務で、<1>シリコンインターポーザの設計検討(概要仕様)、<2>CAD設計ルール(デクノロジー、ライブラリー)の検討・設定、<3>ライブラリー作成、 <4>レイアウト設計(配置・配線)、物理検証(DRC, LVS/LVS)などを行います。
【必須】 ■Cadence Virtuosoによる設計経験■TEG設計■英語の技術ドキュメント理解(翻訳ソフト併用可) 【メイテックには自己成長を促す仕組みがあります】受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補い、自らの市場価値を上げることが可能です。
エンジニアリングソリューション事業(機械設計、電気・電子設計、ソフトウェア開発、ケミカルエンジニアリング、解析・評価)
700~850万
ASICにおけるバックエンド設計業務において、下記の業務をご担当いただきます。 ・バックエンド設計(RTL/Netlist~GDS)、配置配線(フロアプラン、電源設計含む)、タイミングクロージャー、レイアウト検証、外注先コントロール チーム体制としてはプロパー、協力会社と連携しながら業務を遂行していきます。業務内で任される裁量も広いため、IP検証、論理検証、論理設計等にも関わる事ができます。
【必須】■レイアウト設計経験■IPを用いた論理設計(デジタル)が3年以上、■Prime Time 【歓迎】■FPGAのIPや論理設計■英語に対しての苦手意識がない■論理合成 【フォロー体制】多数のエンジニアが就業中のため、就業開始後の フォロー・サポート体制も万全です。エンジニア企画の研修や同好会も あり、就業中お客様内でのキャリアアップも臨めます。
エンジニアリングソリューション事業(機械設計、電気・電子設計、ソフトウェア開発、ケミカルエンジニアリング、解析・評価)
380~450万
客先仕様を実現させるための量産型標準装置に対して行うカスタマイズ設計をお任せします。具体的には、カスタマイズ内容の策定・作図・必要部材選定・製造担当者向け指示書発行が主な業務となります。 ■カスタマイズ機能に対して採用するオプションは定型化されていますので、本来あるべき装置の最終構成状態を理解し、仕様に対して追加すべきオプションの使用パターンを覚えれば電気業界の経験が浅い方でも十分に行える内容です。■数年後に経験を積んで実力がついていれば高難易度のカスタマイズ設計や量産型標準装置に市販装置を組み合わせたオリジナル装置の設計も担当していただく予定です。
【必須】■2~3年程度の制御盤、電源盤、通信機器またはハーネスの設計業務の実務経験があり部品やケーブルについての知見がある方。(経験が浅い、知識量に自信がなくても問題ございません。) 【魅力】■個人が独立した案件を持つため、自分で裁量をもってスケジュール設定できます。有給休暇なども取りやすいです。 ■社員間で不得意なことは得意な人が先生となって教えあう風土があります。【当社について】◆株式会社ビーラトラストはダム・河川・土砂災害管理システム装置の開発・設計を行う企業です。 災害から人々を守るために、積極的に製品開発に取り組んでおります。
■防災インフラ機器の設計